Eiropas Reģionālā attīstības fonda (ERAF) programmas “Izaugsme un nodarbinātība” 1.2.1. specifiskā atbalsta mērķa “Palielināt privātā sektora investīcijas P&A” 1.2.1.2. pasākums “Atbalsts tehnoloģiju pārneses sistēmas pilnveidošanai” projekts „Silīcija Intelektuālā Īpašuma Izstrādes Nams” (SilHouse) identifikācijas Nr. KC-PI-2020/12. Līgums ar Latvijas Investīciju un attīstības aģentūru (LIAA) par dalību tehnoloģiju pārneses pasākumā Nr. KC-L-2017/14.

Priekšvēsture
1965. gadā amerikāņu inženieris un uzņēmējs Gordons Mors (Gordon Moore) žurnāla rakstā ar nosaukumu “Cramming more components into integrated schemes (Iespiest vairāk komponenšu integrālās shēmās)” izteica pareģojumu, kas ietekmēja IC (Integrated Circuit – integrālo shēmu) attīstību. Viņš paredzēja, ka tranzistoru skaits, kas tiks “iespiesti” IC, katru gadu dubultosies un prognozēja, ka šī tendence turpināsies vismaz turpmākos desmit gadus. 1975. gadā viņš mainīja savu apgalvojumu, kā rezultātā viņš postulēja empīrisku novērojumu, kuru tagad pazīstam kā Mūra likumu (Moore’s Law), – tranzistoru skaits IC divkāršojas ik pēc diviem gadiem. Pieaugot tranzistoru skaitam, Mūra kolēģis Deivids Hauss (David House) prognozēja, ka datora mikroshēmu veikspēja dubultosies ik pēc 18 mēnešiem.

Procesora veiktspējas pieaugums, kas tika novērtēts, izmantojot SPEC veselu skaitļu aprēķinu testu
(iekrāsotajās sadaļās ir redzams veiktspējas procentuālais pieaugums gadā).

 

Ņemot vērā, ka tranzistoru blīvums integrālajās shēmās turpina atpalikt no tā, ko Mūra likums paredzēja kopā ar ikgadējo procesora veiktspējas pieauguma kritumu, mēs sākam ieiet periodā, ko daži sauc par Pēc Mūra likuma ēru.

Tagad rodas jautājums – kāda ir skaitļošanas tehnikas nākotne? Kamēr kvantu skaitļošana vēl ir ceļā, nākamais solis, lai palielinātu skaitļošanas veiktspēju, ir izstrādāt jomai specifiskas arhitektūras (domain-specific architectures) jeb jomai specifiskus paātrinātājus (domain-specific accelerators). Paātrinātāji ir pielāgotas digitālas shēmas, kuras paātrina noteiktas lietojumprogrammas daļas, tādejādi pārspējot vispārīga lietojuma procesorus.

Mērķis
Nodrošināt pielietojumspecifisku paātrinātāju risinājumus, lai apmierinātu pašreizējo pieprasījumu pēc augstas veiktspējas, zema latentuma un energoefektīvas skaitļošanas, vienlaikus samazinot izstrādes laiku un izmaksas.

Tehnoloģija
SilHouse projekts fokusējas uz datorredzes IP kodolu jeb domēn-specifisku paātrinātāju komercializāciju. IP kodolu uzņemšanai tirgū, projekta ietvaros tiks modificēti IP kodoli EDI īpašumā, kā arī izstrādāti rīki datorredzes algoritmu paātrinātāju komplektācijai, kas nodrošinās to integrēšanu esošajās, uz datorredzi balstītās, sistēmās. Uz doto brīdi EDI jau ir izstrādājis IP kodolus visdažādāko algoritmu realizācijai:
– Attēla transformācija (ar digitālu tālummaiņu un logu veidošanas (windowing) funkcijām),
– Aparatūras bikubiska (augstas kvalitātes) attēla interpolācija (kā daļa no attēla transformācijas kodola, bet to var atdalīt),
– Bayer kameras sensora attēla debabūšana/demosaicing,
– Mirušo pikseļu korekcija,
– Histogrammas korekcija un linearizācija,
– Attēlu filtrēšana (pilnībā konveijerizēts, zems latentums, attēlu konvolūcija ar kodolu),
– Stacionārā trokšņa (fixed-pattern noise) korekcija,
– u.c.

Komercializācijas modelis

SilHouse projekta paātrinātāju sistēmau izstrādes konceptuālais risinājums.

Paātrinātāju konstrukcijas process var tikt sadalīts četros posmos:
1. IP pamatkatalogs: Nodarbojoties ar datoredzes un signālu apstrādes pētniecību, EDI ir izstrādājis daudzas specializētas komponentes jeb IP kodolus, tai skaitā lēcu kropļojumu korekcijas, attēlu transformācijas, pazīmju ekstrakciju. Komponenti ir veidoti, ņemot vērā modularitāti, tāpēc tie ir veidoti ar kopēju datu apmaiņas saskarni. Tas ļauj viegli savstarpēji savienot visas komponentes. Protams, vispārējais projektēšanas process neaprobežojas tikai ar EDI IP kodolu izmantošanu, bet var izmantot arī citu piegādātāju IP kodolus.
2. Paātrinājuma plūsmas komplektācija: Pēc noteiktajām prasībām no mūsu IP pamatkataloga izvēlamies nepieciešamos komponentus un nepieciešamības gadījumā izstrādājam trūkstošos, lai izveidotu datu apstrādes konveijeru definētajam uzdevumam. Izmantojot mūsu IP pamatkataloga sastāvdaļas, mēs samazinām izstrādes laiku un izmaksas, kas tam būtu nepieciešamas, ja tās būtu jāprojektē no jauna.
3. Paātrinājuma vide: Kad datu apstrādes konveijers ir gatavs, mēs izstrādājam vai pielāgojam jau izgatavotu akseleratora platformu integrācijai attiecīgajā vidē. Izstrādātā platforma darbosies vai nu kā atsevišķa platforma, vai kā papildierīce gadījumā, ja atjauninām esošo sistēmu. Pēdējā gadījumā akseleratora platformai būtu piemērota sakaru saskarne datu apmaiņai starp akseleratoru un sistēmu, piemēram, PCIe, USB, Ethernet u.c.
4. Integrācijas nodošana klientam: Platforma ar izstrādāto paātrinātāju un ar to saistītajām programmatūras bibliotēkām ir gatava integrēšanai sistēmā. Programmatūras bibliotēkas un dokumentācija nodrošina vienkāršu un ātru integrāciju esošajā sistēmā.

Projekta galvenie tehniskie uzdevumi
– Atmiņas tiešpiekļuves kodolu izstrāde;
– Intelektuālā īpašuma aizsardzības mehānismu izstrāde;
– Komplektācijas rīku un pieeju izstrāde;
– Dokumentācijas veidošana;
– Linux dziņu un bibliotēku programmatūras veidošana;
– Pieejas verifikācija silīcijā (pielietojumspecifisku čipu izstrāde).

Iesaistītie zinātnieki

    Mg. sc. ing. Edgars Lielāmurs

    Zinātniskais asistents

    +371 67558147
    [protected]
    Mg. sc. ing. Rihards Novickis

    Pētnieks

    +371 67558288
    [protected]
    Mg. sc. ing. Daniels Jānis Justs

    Zinātniskais asistents

    +371 67558289
    [protected]
    Dr. sc. ing. Roberts Kadiķis

    Vadošais pētnieks

    +371 67558206
    [protected]